(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-273773

(43)公開日 平成7年(1995)10月20日


(51) lnt.Cl. ⁶ H 0 4 L 12/28 H 0 4 Q 3/00	識別記号	庁内整理番号	FI	技術表示箇所
		9466 – 5 K 9466 – 5 K	H04L	11/ 20 G H
			審査請求	未請求 請求項の数6 OL (全 7 頁)
(21)出願番号	特廢平7-64567		(71)出願人	591271896 ロウク マナー リサーチ リミテッド
(22)出願日	平成7年(1995)3	月23日		イギリス国ハンプシャー, ロムジィ, ロウ ク マナー (番地なし)
(31)優先権主張番号 (32)優先日 (33)優先権主張国	1994年3月23日	2	(71)出願人	390039413 シーメンス アクチエンゲゼルシヤフト SIEMENS AKTIENGESEL LSCHAFT ドイツ連邦共和国 ベルリン 及び ミユ ンヘン (番地なし) 弁理士 矢野 敏雄 (外1名)
				最終頁に続く

(54) 【発明の名称】 ATMキューイングおよびスケジューリング装置

(57)【要約】

【目的】 ピークセルレートを制限するための装置を提 供する。

【構成】 この装置は、ATMセルがその上で受け取ら れる入力線および、ATMセルがその上に伝送される出 力線とに接続されたバッファストアを含んでいる。制御 装置は、各セルごとにチャンネル識別子およびパス識別 子を受け取り、それらから、バッファストアに加えられ る、そしてカレンダが維持できるセルレートを制御する のに従い伝送のために特定のセルをスケジュールするの に用いられる、最大遅延値を表す第1信号を発生する。 制御装置は、バッファ装置に加えられる、そして前記第 1信号と関連して、カレンダがピークセルレートを制御 するのに従い伝送のために特定のセルをスケジュールす るのに用いられる、最小遅延値を表す第2信号を発生す る。



1

【特許請求の範囲】

【請求項1】 ATMセルがこの上で受け取られる入力 線およびATMセルがこの上で伝送される出力線とに接 続されたバッファ装置と、各セルに関するチャンネル識 別子およびパス識別子とを受け取り、それらから、バッ ファ装置に加えられる、そして維持できるセルレートを 制御するカレンダに従って伝送のために特定のセルをス ケジュールするために用いられる、最大遅延値を表す第 1 信号を発生する制御装置と、を含むATMスイッチの 出力側に接続された、ATMセルをキューイングおよび 10 スケジューリングするための装置において、前記制御装 置が、前記第1信号と同時に、バッファ装置に加えられ る、そして伝送のために特定のセルをスケジュールする ために用いられる、最小遅延値を表す第2信号を発生す ることを特徴とする、ATMセルをキューイングおよび スケジューリングするための装置。

【請求項2】 最小遅延値が、ピークセルレートを制御 するために別のカレンダを制御するような、請求項第1 項記載の装置。

【請求項3】 値T+Dminが、第2カレンダ上でセル 20 をスケジュールするのに用いられ、ここにおいてT=実 際の時間であり、そしてDminが最小遅延値であるよう な、請求項第2項記載の装置。

【請求項4】 第2カレンダが、各セルに関して、各時 間スロットごとに増加される、リアルタイムリードポイ ンタを用いるような、請求項第3項記載の装置。

【請求項5】 各セルが前記バッファ装置内に一度だけ 蓄積され、そしてピークセルレートカレンダにおけるそ の時間スロットを識別するための第1ポインタと、そし て維持できるセルレートカレンダにおけるその時間スロ 30 ットを識別するための第2ポインタとを持つような、請 求項第4項記載の装置。

【請求項6】 ルートを規定するチャンネル接続のグル ープが、ルートに関するピークセルレートを分割し、そ してルートとして前記ピークセルレートカレンダ上でス ケジュールされ、しかし維持できるセルレートカレンダ 上で個別にスケジュールされるような、請求項第5項記 載の装置。

【発明の詳細な説明】

【産業上の利用分野】本発明は、ATMスイッチにおけ るATMセルをキューイング及びスケジューリングする ための装置に関する。

[0002]

【従来の技術】ATMネットワーク及びスイッチは、バ ースト的なトラフィックを含む混合のトラフィックをサ ポートしている。その特性上、バースト的なトラフィッ クは一部の時間には高いビットレートを要求し、そして 残りの時間に関しては僅かなピットレートを要求する

ークにおいて用いられるビットレートを効果的に利用す るためすべての接続の総合ピークビットレートが、ネッ トワークリンクのビットレートよりも大きくなるよう に、そのピークビットよりも低いビットレートを接続す

るよう割り当てることが必要である。

2

【0003】この状態をサポートするために、ATMマ ルチプレクサは、セルがマルチプレクサに到達し、そし てそれを通って伝送されないときにセルをバッファする ためにスイッチの入力において大きなバッファを必要と し、そしてまた、トラフィックが形成されるようスイッ チの出力においてもバッファが存在し、これによってス イッチからの伝送の前にトラフィックのプロフィールが 変更される。大きなバッファを持つこのようなスイッチ は大バッファスイッチと呼ばれる。

【0004】ATMネットワークにおいては、統計的な ゲインが要求されるようなサービスカテゴリの品質にお いて仮想チャンネル接続を意図した接続をセットアップ することを望むユーザーは、少なくとも3つのトラフィ ックパラメータにおいてネットワークと交渉しなければ ならない。これらのバラメートは、ピークセルレート、 維持できるセルレート及び最大バーストサイズ、の幾つ かの要素を含んでいる。出力バッファはこのため、セル を蓄積する必要があり、そのようにしてそれらが維持で きるセルレートにおいて、しかしそれらのピークセルレ ートを超えることなく、伝送されることになる。この処 理は、複数のATM仮想チャンネル接続に関して完了さ れなければならない。

【0005】ドイツ特許出願第93120828. 4号 においては、出側シェーピングアルゴリズムが議論され ている。

【0006】出側ネットワークリンクに関する許容され た接続用に維持できるセルレートの和が、ネットワーク リンク上の統計的に多重化されたサービスに関して利用 できるビットレートによって取り扱うことができるので あれば、前に述べた出願において開示された出側スケジ ューラノシェーパーは、制限されたパッファサイズを持 つ統計的ゲインの高いレベルを提供することができる簡 単なりソース割り当て処理を用いてリンク上の各接続に 関するセルレートに等しい最小サービスレートを保証す ることができる。

【0007】図1を参照すると、どのようにしてATM セル2が入力線上で装置に入るかを示しており、この線 は、この出側待ち行列に関して予定された多重化された すべてのセルを持つ装置の一部から来るものである。セ ルの仮想パス識別子/仮想チャンネル識別子VPI/V CIは、その仮想チャンネル接続に関する最小サービス レートとして維持できるセルレートを保つために最大の 許された遅延Dmaxを得るために用いられる。値Dmaxは 次に、リーキィバケットマネージャ6からセルバッファ か、あるいは何のビットレートも要求しない。ネットワ 50 マネージャ4に供給される。セルバッファマネージャ4

3

はカレンダメカニズムを通して伝送に関してセルをスケ ジュールする。しかし、出力線は、ネットワーク出側リ ンク上に伝送される前に、他のセルと互いに多重化され たセルをカレンダから転送する。

【0008】用いられるカレンダメカニズムが図2に示 されており、ここでは以下の省略が用いられている。F **LTはフリーリストテイルであり、FLHはフリーリス** トヘッドであり、CETはカレンダエントリテイルであ り、CEHはカレンダエントリヘッドであり、OLTは 出カリストテイルであり、そしてOLHは出カリストへ 10 ットである。セルバッファマネージャの構成コンポーネ ントは、セルメモリー、カレンダおよび一連のポインタ である。セルがセルバッファマネージャに到達したと き、フリーセルロケーションがフリーセルリストのヘッ ドから取り出され、そしてセルはそのロケーションにコ ピーされる。次にこのセルは、時間T+Dmax (モジュ ロNcx)においてカレンダ上にスケジュールされ、ここ で時間Tは現在時間であり、そしてNcxはカレンダのサ イズである。もし別のセルが同じ時間スロットに関して スケジュールされれば、そのカレンダの時間スロット内 20 の待ち行列の前に、これが加えられる。

【0009】2つの出力ポインタが存在しており、1つ はリアルタイムポインタTであり、そして他はリアルタ イムポインタの前に移動することができるリードポイン タRPである。RPおよびTポインタが同じ時間スロッ トをポイントしているときには、時間スロットに接続さ れているセルの完了リンクリストは出力待ち行列に転送 されている。もしRPポインタがTポインタの前に移動 していれば、これがセルを中に含んでいる時間スロット を発見したときに、セルはそのときに出力待ち行列1に 30 移動され、こうして出力パッファには1つのセルよりも 多くは決して存在しないようにされる。この理由は、セ ルがポインタTによって表される出力カレンダから伝送 されなければならないときに、RPポインタがその時間 の前に移動するためである。セルが出力カレンダに到着 し、これが時間Tにいて直ちにスケジュールされるよう 要求するならば、このセルは直接的に出力待ち行列に転 送されなければならず、そして遅延なく出力待ち行列か ら伝送される。この理由によって、ポインタRPが実際 の時間ポインタTの前にあるときには、出力待ち行列 はその中に決して1セルよりも多くを持つことはない。 しかし、この状態においては、ポインタRPは、ポイン タTの前のセルスロットへのその位置にとどまってい る。

【0010】セルがカレンダに到着し、そしてポインタ T及びRPの間にスケジュールされるよう要求したなら ば、このセルはスケジュールされるが、しかしまたポイ ンタRPはこの新しくスケジュールされたセルの時間ス ロット位置に戻される。これを処理した後、ポインタR

る。この理由は、もしセル到着レートが伝送レートより も大きければ、多くのでるがカレンダに到着し、そして ポインタRPおよびTの間でスケジュールを要求してい るかもしれないからである。単純にそれらを出力ポート に転送することは、即座の出発を持つセルよりも前に伝 送された、より後の出発時間を持つセルを取り残すこと になる。ポインタRPは、常に、ポインタTに最も近い 時間スロット、その中にセルを含む、にポイントされて

【0011】ポインタRPがポインタTの前にあるよう な状態においては、ポートの負荷が増加するならば、各 時間スロットに結びつけられたリンクされたリストは長 さにおいて増加し、そして実際上実際の時間ポインタT はリードポインタRPを「キャッチアップ」する。

【0012】こうしてリードポインタが現在時間Tの前 に来ることは可能であるが、決して後ろにはならない。 このアルゴリズムはこうして、与えられた仮想チャンネ ル接続に関する維持できるセルレートを保証するが、し かしピークセルレートには何の制約もない。

[0013]

【発明の目的】こうして、本発明の目的はピークセルレ ートを制限するための装置を提供することである。

[0014]

【発明の構成】本発明によれば、ATMセルが受け取ら れる入力線およびATMセルが伝送される出力線とに接 続されたバッファ装置と、カレンダが維持できるセルレ ートを制御する上でパッファ装置に加えられる、そして 伝送のために特定のセルをスケジュールするのに用いら れる最大遅延値を表す第1信号、そこからチャンネル識 別子およびパス識別子が発生される、を各セルごとに受 け取るための制御装置と、を含むATMスイッチの出力 **側に接続された、ATMセルをキューイングおよび**スケ ジューリングする装置において、前記制御装置が、バッ ファ装置に加えられる最小遅延値を表す第2信号を発生 し、そして前記第1信号と同時に伝送のために特定のセ ルをスケジュールするのに用いることを特徴とする装置 が提供される。

【0015】この最小遅延値は、ピークセルレートを制 御するためにさらに別のカレンダを制御するのに利用さ 40 れる。

[0016]

【実施例】本発明の実施例は、添付図面である図3から 図7を参照しながら詳細に説明される。

【0017】図3を参照すると、入側にはラインカード 8 が示されており、その出力はATMマルチプレクサ1 2の入力に接続されている。マルチプレクサ12の出力 は統計的な多重化ユニット16の入力に接続されてお り、その出力はATM交換ネットワーク20に供給され る。交換ネットワーク20の出力は、さらに別の統計的 Pは空でない時間スロットに関して再びカレンダを調べ 50 な多重化ユニット18の入力に接続されており、その出 5

カはATMマルチプレクサ14の入力に接続されてい る。ATMマルチプレクサ14の出力は、交換ネットワ 一クの出側である多数のラインカード10の入力に接続 されている。Mで示される種々のコンポーネント間のリ ンクは、多重化された内部リンクを表している。各統計 的な多重化ユニットは、フローコントロール制御器22 を持っている。例えばラインカード8、マルチプレクサ 12および統計的な多重化ユニット16の組み合わせ は、周辺スイッチ群を含んでいる。実際にはATM交換 ネットワークに接続された多数の周辺スイッチ群が存在 10 する。各統計的な多重化ユニット16の内部には、AT M交換ネットワークに取り付けられた周辺スイッチ群の 各々に関して1つの入力待ち行列が存在する。 セルはど のような周辺スイッチ群の間でも独立的に送ることがで きる。そこにはセルレートを制御する制限要素が存在 し、そしてそれらはATM交換ネットワークから周辺ス イッチ群への出カリンクビットレート、および周辺スイ ッチ群からATM交換ネットワークへの出力リンクビッ トレートである。

ッチへの、そして周辺スイッチ群間の、両方のすべての 接続に関して明確にそれらのビットレートの制限を管理 しそして、ATM交換ネットワークを通るビットレート をピーク確保に制限するよう動作する。

【0019】本発明は、一般的には統計的な多重化ユニ ット18内に設けられるものであり、そして以下にそれ を説明する。

【0020】図4を参照すると、ピークセルレートを配 慮するために、図1と同様の参照番号が付けられてお り、セルが伝送されることのできる最も早い時間に相当 30 する、Dmax (最大相互出発時間) のそれと類似の値が リーキィバケットマネージャによって発生されなければ ならないことを示している。この値Dminはセルが伝送 されることができる前の最小遅延値または「セルスロッ トの数」として定義される。

【0021】このメカニズムに関する動作の全体的な原 理は、セルが、そのピークセルレートから計算された時 間間隔とその維持できるセルレートから計算された時間 間隔との間にだけ送ることができるということである。 態で送られるが、一方高い負荷の条件ではこれは維持で きるセルレートに依存する。以下に説明される方法は、 同一のセルに関して2つのスケジューリングメカニズム を利用するものである。それらのメカニズムの1つは、 最小時間、ピークセルレートに関してセルをスケジュー ルするものであり、他方は、最大時間、維持できるセル レートに関してセルをスケジュールするものである。ピ ークセルレートカレンダは、ピークセルレート基準が合 致される前にはセルは送られないということを確実とす るよう、リアルタイムで読まれる。しかし、維持できる 50 6

セルレートカレンダは、最大時間、維持できるセルレー トの前に読まれることはあっても、その後に読まれるこ とはなく、こうして、サービスレートの許容>=維持で きるセルレート、となる。(ピークセルレートおよび維 持できるセルレートカレンダからの) 両方のスケジュー ルされた事象が処理されたときに、実際のセルが送られ ることができる。

【0022】リーキィバケットマネージャ6からの2つ の値(DmaxおよびDmin)が、2つの分離されたカレン ダに従ってスケジュールするために、新しいセルバッフ ァマネージャ4によって用いられる。維持できるセルレ ートカレンダと呼ばれる第1カレンダは、前に指摘した ドイツ特許出願において説明されているものと全く同じ である。第2のカレンダは、ピークセルレートカレンダ と呼ばれる。図5を参照すると、維持できるセルレート カレンダとピークセルレートカレンダとの間の比較が示

【0023】値T+Dminは、カレンダ上にセルをスケ ジュールするのに用いられ、そして実際の時間読み出汁 【0018】フローコントロール処理は、内部的にスイ 20 ポインタRTRPは、読み出しポインタの代わりに用い られる。ポインタRTRPは各時間スロットで増加する ので、そのためその時間の前を行くことはない。ポイン タRTRPはまた、図2に示された維持できるセルレー トカレンダにおいて用いられるリアルタイムポインタT に等しい。

> 【0024】図5および図6においては、以下の省略が 用いられる。FLTはフリーリストテイルであり、FL Hはフリーリストヘッドであり、CETはカレンダエン トリテイルであり、CEHはカレンダエントリヘッドで あり、RPはリードポインタであり、Tはリアルタイム ポインタであり、POLTはピーク出力リストテイルで あり、POLHはピーク出力リストヘッドであり、SO LTは維持できる出力リストテイルであり、SOLHは 維持できる出力リストヘッドであり、そしてNCAは力 レンダのサイズである。

【0025】各セルはメモリ上に1度だけ蓄積されるこ とが必要であるが、2つのポインタ、維持できるセルレ ートポインタ、およびピークセルレートポインタ、を必 要とする。この働きが論理的にどのように行われるか 低負荷条件の下では、セルはピークセルレートに近い状 40 が、図5及び図6に描かれている。図5においては、セ ルa,b,dおよびeが、維持できるセルレートカレン ダおよびピークセルレートカレンダの両方の上にスケジ ュールされるものとして示されている。セルbおよびa は、ピークセルレートカレンダ上の時間スロット待ち行 列を形成する。それらのセルに関するピークセルレート カレンダは、互いにリンクし、そしてそれらの最小出発 時間遅延を表すピークセルレートカレンダ時間スロット に取り付けられる。しかしながら、セルb、dおよびe は、維持できるセルレートカレンダ上に時間スロット待 ち行列を形成する。それらのセルに関する維持できるセ ルレートカレンダは、互いにリンクされ、そしてそれらの最大出発時間遅延を表す、維持できるセルレートカレンダ時間スロットに取り付けられる。共通セルメモリを持つこれら2つのカレンダの間の相互作用は、図6に示されている。図6を参照すると、セルbは分離されたポインタを通して両方のカレンダ上にリンクされるように示されている。この説明においては、ポインタおよびセルは互いに他に対して隣接しているが、しかしこれは論理的な表現であって、セルはメモリー内に蓄積され、そしてポインタがそれを識別するがしかし、ポインタはこ10れが識別するセルとはメモリーの異なるエリア内に存在している。

【0026】ポインタTおよびRTRPは、異なるカレ ンダ上のセルスロットをポイントするが、しかしこれは 同じ時間を表し、ピークセルレートカレンダ時間スロッ トは常に維持できるセルレートカレンダスロットよりも 前に処理される。ピークセルレート時間スロットの処理 は既知のヌル値、たとえばゼロ、に変換されているそれ らのピークセルレートポインタ値を持つようこれに取り 付けられているすべてのセルを必要とする。維持できる 20 セルレートカレンダから、ゼロにセットされたそれらの ピークセルレートポインタ値を持つ処理されたすべての セルが、出力待ち行列に転送される。維持できるセルレ ートカレンダによってそれらが処理されたとき、ゼロに セットされたそれらのピークセルレートポインタを持た ない維持できるセルレートカレンダに取り付けられたセ ルは、維持できるセルレートカレンダ上に残される。こ うして、ピークセルレートカレンダ時間スロットは、カ レンダ上に残されるのが最も少ないセルとなるよう、前 に説明されたように、常に最初に処理されねばならな 30

【0027】それらのピークセルレートポインタがゼロにセットされていない維持できるセルレートカレンダ上に残されたセルは、それらのピークセルレートポインタがいつゼロにセットされるかをモニターされ、維持できるセルレートリードポインタRPはそれらに戻り、そしてそれらを出力待ち行列に転送する。この新しいポイントから次に前進調査が再び開始される。

【0028】前に説明されたように本発明は、「ルート」に拡張される。ルートはサービスの分離された品質 40を持つ、しかし同じピークセルレートを持つ仮想チャンネル接続のグループに関して定義される。それらの維持できるセルレートをもとに許容された接続は、ピークセルレートおよび、いくつかのクロス接続を通して次の大きなパッファされたスイッチへのパスを潜在的に、その両方を、規定するためにルートを使用する。カレンダスケジューリングアルゴリズムはこうして、それらの仮想チャンネル接続に結びついたそれらの維持できるセルレート値に、そしてそれらのルートに結びついたそれらのセルレート値に従って、セルをスケジュールすることが 50

可能である。

[0029]図7は、ルートを取り扱うために必要となる付加物とともに概略的にカレンダを示した図である。

8

【0030】これは全く明快に、表を参照するようモニター変更だけによってルートを取り扱い、その結果、ルートに関するピークセルレートは幾つかの仮想チャンネル接続VCC間に分割され、そしてそのためピークセルレートカレンダによって連結的にスケジュールされることになる。

【0031】こうして、幾つかのATMスイッチから構成されるネットワークにおいては、たとえば維持できるセルレート、ピークセルレートおよび最大パーストサイズのような、トラフィック特性を規定することによってバースト的なデータ接続がセットアップされることはいらかである。ATMスイッチを通過しているときには、トラフィック特性は合意されたパラメータの外側にあるよう変更され、そしてそのため削除されることを免れない。説明されたように、本発明はATMセルのVCC接続上にトラフィックシェーピングを実行するものであり、そのためそれらに割り当てられたパラメータ、すなわち維持できるセルレート、ピークセルレートおよび最大バーストサイズ、内でスイッチから出力される。

【0032】当業技術者にとっては、特許請求の範囲に 指定されるような本発明の範囲から離れることなく種々 の変更が可能であることを容易に理解できるであろう。 【0033】

【発明の効果】こうして、ピークセルレートを制限する ための装置を提供することができる。

【図面の簡単な説明】

「図1」どのようにしてATMセル2が入力線上で装置 に入るかを示す図。

【図2】用いられるカレンダメカニズムを示す図。

【図 3】 A T M スイッチの標準的なレイアウトを示す 図。

【図4】拡張された出側キューイングおよびスケジュー リング装置のプロック図。

【図5】ピークセルレートおよび維持できるセルレート カレンダを示す図。

【図 6】 ピークセルレートと維持できるセルレートカレンダとの間の相互作用を示す図。

【図7】「ルート」操作のために拡張されたピークセル レートおよび維持できるセルレートカレンダを示す図。

【符号の説明】

2 ATMセル

4 セルパッファマネージャ

6 リーキィバケットマネージャ

8.10 ラインカード

12, 14 マルチプレクサ


16,18 多重化ユニット

20 交換ネットワーク


(6) 特開平7-273773 10


22 フローコントロール制御器

【図1】




[図2]







【図7】



【図5】



【図6】



フロントページの続き

- (72)発明者 アンドリュー ティモシー ヘイター イギリス国 サウサンプトン ビターン パーク コブデン ガーデンス 3
- (72)発明者 サイモン ポール デイヴィス イギリス国 ハンプシャー ロムジー ウ ェスターリング 17
- (72)発明者 ポール パーシード マムタハン イギリス国 サウサンプトン トットン ハンターズ クレセント 10
- (72)発明者 オイゲン ベルンハルト ヴァルマイアー ドイツ連邦共和国 アイヒェナウ ブサル トシュトラーセ 14